(19)日本国特許庁(JP)

(12) 公開特許公報(A)

(11)特許出願公開番号

特開平6-21444

(43)公開日 平成6年(1994)1月28日

01L 23/10 301 K

審査請求 未請求 請求項の数1(全 6 頁)


(21)出願番号 特願平4-195987 (71)出願人 000004237 日本電気株式会社 東京都港区芝五丁目7番1号 (72)発明者 猿渡 勝 東京都港区芝五丁目7番1号 日本電気株 式会社内 (74)代理人 弁理士 鈴木 章夫

(54) 【発明の名称 】 半導体装置の製造方法

(57) 【要約】

【目的】 MIS型半導体装置の素子間分離用酸化膜を縮小化して集積度を改善する一方で、製造工程数の削減を図る。

【構成】 半導体基板11上に酸化膜12、酸化膜形成材料膜13および非酸化材料膜14を順次成長させる工程と、素子間分離領域の非酸化材料膜14を除去し、酸化膜形成材料膜13および半導体基板11の表面を酸化して素子間分離用選択酸化膜15を形成する工程と、素子形成領域に残された酸化膜12および酸化膜形成材料膜13の一部を利用してゲート絶縁膜およびゲート ①極を形成する工程を含み、案子間分離用選択酸化膜15の形成後に、改めてゲート絶縁膜やゲート ②極を構成する膜を成長する工程を削減する。



【特許請求の範囲】

膜および非酸化材料膜を順次成長させる工程と、素子問 分離領域の前記非酸化材料膜を除去し、前記酸化膜形成 材料膜および前記半導体基板の表面を酸化して索子間分 離用選択酸化膜を形成する工程と、索子形成領域に残さ れた前記酸化膜および前記酸化膜形成材料膜の一部を利 用してゲート絶縁膜およびゲート電極を形成する工程を 含むことを特徴とする半導体装置の製造方法。

【発明の詳細な説明】

[0001]

【産業上の利用分野】本発明はMIS電界効果型半導体 装置に関し、特に工程数を削減した半導体装置の製造方 法に関する。

[0002]

【従来の技術】従来のMIS電界効果形半導体装置とし てMOSトランジスタを製造する際に、素子間を分離す るための素子間分離構造を製造する工程が必要とされ る。従来の素子間分離方法としては、素子問分離領域の 半導体基板を選択的に酸化するLOCOS法がある。こ れについて図7を用いて説明する。先ず、図7(a)に 示すように、半導体基板31上にパッド酸化膜32、窒 化膜33を形成した後、図外のホトレジストをマスクに して索子間分離領域となるべき部分の窒化膜を除去し、 さらにホトレジストも除去する。次に、図7(b)に示 すように、約1000℃で酸化処理を施し、素子間分離領域 に選択的に厚い酸化膜、つまりフィールド酸化膜34を 形成する。しかる後、図7 (c) に示すように、窒化膜 33上に成長した図外の酸化膜、窒化膜33、パッド酸 化膜32を除去する。

【0003】次に、図7(d)に示すように、ゲート酸 化膜35、ポリシリコン36、タングステンシリサイド 37を順次成長させ、これをホトレジスト38をマスク にして選択的に除去することで、ポリシリコンと金属と が積層された所謂ポリサイドのゲート電極が形成され る。その後、常法によりソース・ドレイン拡散層を形成 することでMOSトランジスタが形成される。しかし、 この方法ではフィールド酸化膜34を酸化処理により形 成しているため、横方向への酸化の進行によって所謂バ ーズピークが大きくなり、微細化に支障をきたす。

【0004】この対策としてLOPOS法が提案されて いる。これについて図8を用いて説明する。先ず、図8 (a) に示すように、半導体基板 4 1 上にパッド酸化膜 42、ポリシリコン43、窒化膜44を順次成長させ る。この時、窒化膜44はパーズビークを小さくするた めにLOCOS法のときの窒化膜より厚く成長させる。 そして図外のホトレジストをマスクにして索子間分離領 域となるべき部分の窒化膜44を除去し、さらにホトレ ジストも除去する。次に、図8(b)に示すように、約 1000℃でポリシリコン43、および半導体基板41を酸 50 を除去し、ホトレジストも除去する。

化することで、索子問分離領域に選択的に酸化膜つまり フィールド酸化膜45を形成する。この時、案子形成領 域と索子間分離領域の境界は、窒化膜44が厚くその下 があまり酸化されないこと、及びポリシリコン43が先 に酸化されるため、半導体基板41の酸化が少なくなる

2

ことからパーズビークはLOCOS法よりも小さくな

【0005】次いで、図8(c)に示すように、窒化膜 44上に成長した図外の酸化膜、窒化膜44、ポリシリ 10 コン43、パッド酸化膜42を除去する。しかる上で、 図8(d)に示すように、ゲート酸化膜46、第2ポリ シリコン47、タングステンシリサイド48を成長さ せ、これをホトレジスト49をマスクにして選択的に除 去することでポリサイドのゲート電極が形成できる。そ の後、ソース・ドレイン拡散層を形成してMOSトラン ジスタを構成することは同じである。

[0006]

【発明が解決しようとする課題】このLOPOS法はL OCOS法に比較してパーズビークの進行を抑制し、集 **積度を改善する上で有利であるが、素子間分離用のフィ** ールド酸化膜45を形成した後に、索子形成領域の酸化 材であるポリシリコン43とパッド酸化膜42を除去 し、さらにゲート電極部の絶縁膜であるゲート酸化膜4 6 およびゲート電極を形成するための導電膜47を成長 させなければならず、LOCOS法に比較して工程数が 多くなるという問題点がある。本発明の目的は、集積度 を改善する一方で工程数を削減した半導体装置の製造方 法を提供することにある。

[0007]

30

【課題を解決するための手段】本発明は、半導体基板上 に酸化膜、酸化膜形成材料膜および非酸化材料膜を順次 成長させる工程と、素子間分離領域の非酸化材料膜を除 去し、酸化膜形成材料膜および半導体基板の表面を酸化 して素子間分離用選択酸化膜を形成する工程と、素子形 成領域に残された酸化膜および酸化膜形成材料膜の一部 を利用してゲート絶縁膜およびゲート電極を形成するエ 程を含んでいる。

[8000]

【実施例】次に、本発明について図面を参照して説明す 40 る。図1 (a)~(d)は本発明の一実施例を工程順に 示す断面図であり、図3に示すMOSトランジスタのA - A線に沿う断面を示している。又、図2 (a)~ (d) は図3のB-B線に沿う断面図である。先ず、図 1 (a), 図2 (a) に示すように、半導体基板11上 にパッド酸化膜12、ポリシリコン13、窒化膜14を 成長させる。この時パッド酸化膜12は後にゲート電極 部の絶縁膜、つまりゲート酸化膜として利用するため、 条件をこれに合わせる。そして図外のホトレジストをマ スクにして索子問分離領域となるべき部分の室化膜14

【0009】次に、図1(b),図2(b)に示すよう に、約1000℃でポリシリコン13および半導体基板11 を酸化することで、素子問分離領域にフィールド酸化膜 15を形成する。次に、図1(c), 図2(c)に示す ように、窒化膜14上に成長された図外の酸化膜および 窒化膜14を全面除去する。ここで、ポリシリコン13 の抵抗を下げたい場合には、この状態で高ドーズのイオ ン注入をポリシリコン13に行えばよい。またMOSト ランジスタのしきい値電圧を制御したい場合は、ポリシ リコン13およびパッド酸化膜12を透過するエネルギ 10 一ト電極が形成される。その後、ソース・ドレイン拡散 で不純物イオンを半導体基板11にイオン注入すればよ 610

【0010】次に、図1(d),図2(d)に示すよう に、タングステンシリサイド16を成長させ、ホトレジ スト17をマスクにして選択的にポリシリコン13およ びタングステンシリサイド16を除去することで、ポリ サイドのゲート電極を形成できる。その後、ソース・ド レイン拡散層18(図3参照)を形成し、MOSトラン ジスタが構成される。したがって、この製造方法では、 フィールド酸化膜15のパーズピークの進行を抑制する ために用いたポリシリコン13をそのままゲート電極と して利用するので、ポリシリコン13を除去する工程が 不要となり、更に改めてゲート電極を形成するためのポ リシリコンを成長する工程が不要となる。これにより、 MOSトランジスタの製造工程を削減できる。更に、フ ィールド酸化膜15上に形成される配線をタングステン シリサイド16のみとすることで、フィールド酸化膜1 5の緑部における段差を低減し、半導体装置の平坦化を 実現できる。

【0011】次に本発明の第2の実施例を説明する。図 4 (a)~(d)は本発明の第2実施例を説明するため の製造工程断面図であり、図6に示すUVPROMトラ ンジスタのC-C線に沿う断面図である。又、図5

(a)~(d)は図6のD-D線に沿う断面図である。 先ず、図4(a),図5(a)に示すように、半導体基 板21上にパッド酸化膜22、ポリシリコン23、窒化 膜24を成長させる。この時パッド酸化膜22は後にU VPROMの電子保獲層下のゲート絶縁膜、つまり第1 ゲート酸化膜として用いるため、従来の第1ゲート酸化 膜と同じ形成条件とする。そして図外のホトレジストを マスクにして素子間分離領域となるべき部分の窒化膜2 4を除去し、さらにホトレジストも除去する。

【0012】次に、図4(a),図5(b)に示すよう に、約1000℃でポリシリコン23および半導体基板21 を酸化することで、索子問分離領域にフィールド酸化膜 25 が形成される。次に、図4 (a), 図5 (c) に示 すように、窒化膜24上の図外の酸化膜および窒化膜2 4を全面除去し、ホトレジストをマスクにしてUVPR

OM部以外のポリシリコン23及びパッド酸化膜22を 除去する。ポリシリコン23はUVPROMの電子捕獲 層として用いるため、抵抗を下げたい場合は高ドーズの リンをポリシリコン23に注入すればよい。

【0013】次に、図4(d),図5(d)に示すよう に酸化膜26およびUVPROMのゲート電極の制御層 となる第2ポリシリコン27を成長し、ホトレジスト2 8をマスクにして第2ポリシリコン27、酸化膜26、 ポリシリコン23を選択的に除去してUVPROMのゲ **图29を形成し、UVPROMが構成される。したがっ** て、この第2実施例では、UVPROMの第1ゲート酸 化膜22、電子捕獲層であるポリシリコン23を改めて 成長させる工程を削除できる。又、フィールド酸化膜2 5上には電子捕獲層としてのポリシリコン23が形成さ れないため、半導体装置の平坦性を確保することができ

[0014]

【発明の効果】以上説明したように本発明は、LOPO S法で用いるパッド酸化膜をゲート電極部のゲート絶縁 膜として用いること、ならびにフィールド酸化膜の酸化 材として用いるポリシリコンをゲート電極の一部として 用いることで、工程の削減を可能とし、かつフィールド 酸化膜における段差低減が実現できるという効果を有す る。

【図面の簡単な説明】

【図1】本発明の一実施例を製造工程順に示す断面図 で、図3のA-A線に沿う断面図である。

【図2】本発明の一実施例を製造工程順に示す断面図 30 で、図3のB-B線に沿う断面図である。

【図3】本発明の一実施例におけるMOSトランジスタ の平面図である。

【図4】本発明の第2実施例を製造工程順に示す断面図 で、図6のC-C線に沿う断面図である。

【図5】本発明の第2実施例を製造工程順に示す断面図 で、図6のD-D線に沿う断面図である。

【図6】本発明の第2実施例におけるMOSトランジス 夕の平面図である。

【図7】従来のLOCOS法を工程順に示す断面図であ

【図8】従来のLOPOS法を工程順に示す断面図であ る。

【符号の説明】

11,21 半導体基板

12.22 パッド酸化膜

13,23 ポリシリコン

14,24 室化膜

15, 25 フィールド酸化膜

